

# 3IRC – Mise en œuvre d'un système à microprocesseur

## 4 - Timers dans un 8051F020

Version 07/02/2025 18:34



# Introduction aux Timers

## Éléments constitutifs

# Les timers: quel usage?

Les Timers (temporisateurs) sont des périphériques du microcontrôleur. Ils sont mis en œuvre pour toute activité liée à la gestion du temps. Ils peuvent interagir avec le monde extérieur (au travers de broches PIO) et peuvent produire des interruptions.

Les Timers sont indispensables pour les besoins suivants:

- Gestion du temps – Base de temps
- Mesure du temps écoulé
- Comptage d'évènements
- Génération de signaux

# Timer pas à pas – Le registre de comptage

## Le cœur du timer: Le registre de comptage.


- Ce registre peut être un registre 8 bits ou être constitué de 2 registres 8 bits concaténés pour produire un registre 16 bits.
- Comme tout registre on peut lire ou écrire son contenu (dans le cas d'un registre 16 bits, l'accès pourra se faire à partir de 2 accès 8 bits successifs)

Exemple du Timer2 - Il est constitué de 2 registres:

TL2 (poids faible) et TH2 (Poids fort)

TL2 = 0x12;

TH2 = 0x24;




A l'issue de ces 2 lignes de codes, le contenu de ce registre 16 bits (constitué par la concaténation de TH2 et TL2) sera égale à 0x2412

- **Mais le contenu de ce registre de comptage peut évoluer au cours du temps sans que l'on soit obligé d'écrire une nouvelle valeur. Et ce, grâce à un signal d'horloge**

# Timer pas à pas – L'horloge Timer

## L'horloge Timer.

- L'évolution du contenu des registres de comptage est commandé par un signal d'horloge connecté sur ces registres de comptage.
- C'est-à-dire que le changement de la valeur des registres de comptage sera rythmé par ce signal d'horloge
- Ce changement de valeur est soit une incrémentation, soit une décrémentation selon les possibilités du Timer (en 8051, les Timers ne fonctionnent qu'en incrémentation).




- Ainsi à chaque front négatif d'horloge TCLK la valeur du registre de comptage s'incrémente de 1 (cas des Timers du 8051)
- Dans le cas d'un registre 16 bits, il est donc possible de compter de 0 à  $2^{16}-1$ , soit 0 à 65535. Arrivé à 65535, le prochain incrément fait repasser le contenu du registre de comptage à zéro.

# Timer pas à pas – L'évènement Overflow

## L'évènement « Overflow » (Dépassement).

- Le passage du registre de comptage de sa valeur maximale (65535 pour un registre 16 bits) à zéro est appelé « dépassement » (« Overflow ») et il constitue un évènement particulier.
- Cet « Overflow » peut provoquer une interruption. La transmission de cet évènement au mécanisme de gestion des interruptions n'est pas direct et passe par un registre intermédiaire: le registre de contrôle du Timer





- L'évènement d'overflow est en quelque sorte mémorisé par un bit (Flag bit) dans ce **registre de contrôle**.
- Le rôle du registre de contrôle est de configurer, spécifier les modes de fonctionnement du Timer et de donner des renseignements sur l'état du timer (les évènements)

# Timer pas à pas – Overflow et Interruption

## Une interruption à chaque overflow

- Le Timer (le Timer2 dans cet exemple) peut donc produire une demande d'interruption, liée à un évènement d'overflow (bit TF2 de T2CON). Cette interruption sera traitée si l'interruption de ce Timer a été autorisée.
- Rappelons que « traiter » une interruption signifie que l'on va pouvoir faire exécuter le programme d'interruption lié à ce périphérique.
- Grâce à ce mécanisme, on peut donc produire des interruptions périodiques. On a donc créé une base de temps de référence, car entre chaque interruption, le temps écoulé est constant.





- Ce temps écoulé entre 2 interruptions Overflow Timer est lié à deux facteurs:
  - La fréquence de l'horloge CLK Timer
  - La résolution en nombre de bits du Timer
  - Dans le cas du Timer2 en prenant une fréquence d'horloge Timer de 1MHz, le temps écoulé entre 2 interruptions sera de  $1\mu s \times 65536 = 65,5ms$
- Cet durée figée, n'est pas forcément idéale selon les applications, et la valeur obtenue dans l'exemple précédent ne simplifie pas les calculs de temps.

# Timer pas à pas – Mode Auto-rechargement

## L'auto-rechargement

- Pour modifier le temps de parcours du timer (le temps mis pour compter de sa valeur minimale à sa valeur maximale, c'est-à-dire de 0 à 65535 pour un timer 16 bits), on va chercher à modifier la valeur minimale de comptage du registre de comptage.
- Au lieu de compter en continu de 0 à 65535, on va mettre en place un dispositif qui va permettre de compter d'une valeur programmable « Reload Value » (valeur minimale) jusqu'à 65535 (valeur maximale). Ainsi lorsque que le timer arrivera à sa valeur maximale, au lieu de repartir à zéro, il partira de la valeur de rechargement.
- Cette valeur de rechargement (Reload Value) sera contenue dans des registres spécifiques appelés « registres de Capture »
- En changeant le contenu de ces 2 registres, on modifie donc le temps de parcours du timer, et donc pas voie de conséquence, on change la récurrence de l'interruption « Overflow du Timer



- Ce temps écoulé entre 2 interruptions Overflow Timer est lié à deux facteurs:
  - La fréquence de l'horloge CLK Timer
  - La résolution en nombre de bits du Timer (la valeur maximale)
  - La valeur de rechargement (la valeur minimale)
- Le temps de parcours du Timer est donc égal à:  
**(valeur max CP Timer – valeur min CP Timer) \* Période CLK Timer**




# Timer pas à pas – Timer utilisé en Base de Temps

## Le Timer en base de temps

- Compte tenu des éléments évoqués précédemment on dispose de toutes les informations pour mettre en œuvre une base de temps périodique, c'est-à-dire une interruption qui va se déclencher périodiquement.
  - Nous aurons la possibilité de régler cette périodicité
  - Le programme d'interruption permettra de gérer l'évolution temporelle des tâches diverses d'une application embarquée.
- Rappelons: Le temps de parcours du Timer est donc égal à (valeur max CP Timer– valeur min CP-Timer)\* Période CLK Timer
- Action possible sur l'horloge CLK Timer?

Dans le schéma bloc ci-dessous, l'horloge du timer (TCLK) peut être connectée à une source interne SYSCLK ou SYSCLK/12 ou à une source externe nommée T2


Pour des applications de type base de temps, on privilégiera la source d'horloge interne.



# Timer pas à pas – Autres fonctionnalités

## Fonctionnalités annexes du Timer

- Le registre de contrôle du Timer permet d'apporter d'autres possibilités au Timer:
- L'arrêt ou la mise en route du Timer
- Le choix d'horloge du Timer: interne ou externe
- Le choix du mode (auto-rechargement, capture...)



## Activité 1 – Analyse de code – Timer en base de temps


**Objectifs:** dans le code qui vous a été remis, un Timer a été mis en œuvre pour fournir une base de temps.

Analysez le code pour déterminer l'ensemble des paramètres qui caractérisent l'utilisation de ce Timer.

# Timer pas à pas – Utilisation d'une Horloge Externe

## Choix d'une horloge externe pour produire l'horloge Timer


- En général, la source d'horloge externe est utilisée pour du comptage d'évènements. Chaque front actif d'horloge est alors considéré comme 1 évènement (dans la documentation, ce mode est appelé « Mode Compteur »)
- Associé, à un mode auto-rechargement, il est alors possible de déclencher des interruptions à chaque fois que l'on aura compté N évènements avec  $N = (65536 - \text{Valeur Rechargement})$



# Timer pas à pas – Le mode « Capture »

## Le mode « Capture »


- Une capture consiste à « capturer » le contenu du registre de comptage à un instant donné et à stocker cette valeur dans les registres dits « registres de Capture », et ce, jusqu'à la prochaine capture
- Cette capture est aussi susceptible de provoquer une interruption
- La capture est déclenchée en général par un évènement extérieur (broche d'entrée dédiée)



## Timer pas à pas – Utilisation du mode Capture pour la mesure du temps

On cherche à mesurer les durées  $T_p$  (représentées par  $T_{p1}$ ,  $T_{p2}$  et  $T_{p3}$ ) du signal SIG\_IN

- Timer configuré en mode Capture et comptage « Timer » (CLK interne)
- Le signal SIG\_IN est utilisé comme source de capture
- Objectif: compter le nombre de cycle d'horloge Timer entre 2 captures
- Une seule interruption Timer, mais 2 sources possibles (Capture et Overflow)



Signal Hardware: SIG\_IN signal de capture  
**Code Interruption Capture:** Lecture Registres de capture, mémorisation de sa valeur  
Remise à zéro du compteur d'overflows  
Calcul des durées  $T_1$ ,  $T_2$ ...  $T_n$

**Code Interruption Overflow:** incrémenter compteur d'overflows

$$T_3 = T_{co} + T_{ov} + T_{oc}$$

$$\text{Avec } T_{ov} = 65536 * T_{clkTimer}$$

$$T_{co} = (65536 - \text{Reg\_Cap\_OLD}) * T_{clkTimer}$$

$$T_{oc} = (\text{Reg\_Cap\_New}) * T_{clkTimer}$$

### Généralisation:

$$T_{pn} = ((N * 65536) + \text{New\_RCAP} - \text{Old\_RCAP}) * T_{clkTimer}$$

Avec N: nombre d'overflows depuis la Capture précédente

New\_RCAP : valeur des registres de capture pour la capture N

Old\_RCAP: valeur des registres de capture pour la capture N-1

# Timer pas à pas – Bilan (simplifié)

Dans toute mise en œuvre de Timer, il convient de se poser les questions suivantes:

- Quelle horloge? Source d'horloge interne (Timer) ou externe (Compteur)
- Quel mode? mode Auto-rechargement, mode Capture, autre mode?
- Quel évènement? Quels sont les évènements produits par le timer (susceptibles de provoquer des interruptions) et qu'en faire?




# Les Timers du 8051F020

Base de temps sur le Timer2



# Comprendre un « block-diagram » dans les documentations 8051F020




# Descriptif d'un registre

**Figure 22.5. TCON: Timer Control Register**

| R/W   | R/W                                                                                                                                                                                                                                                                       | R/W  | R/W  | R/W  | R/W  | R/W  | R/W               | Reset Value  |
|-------|---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------|------|------|------|------|------|-------------------|--------------|
| TF1   | TR1                                                                                                                                                                                                                                                                       | TF0  | TR0  | IE1  | IT1  | IE0  | IT0               | 00000000     |
| Bit7  | Bit6                                                                                                                                                                                                                                                                      | Bit5 | Bit4 | Bit3 | Bit2 | Bit1 | Bit0              | SFR Address: |
|       |                                                                                                                                                                                                                                                                           |      |      |      |      |      | (bit addressable) | 0x88         |
| Bit7: | TF1: Timer 1 Overflow Flag.<br>Set by hardware when Timer 1 overflows. This flag can be cleared by software but is automatically cleared when the CPU vectors to the Timer 1 interrupt service routine.<br>0: No Timer 1 overflow detected.<br>1: Timer 1 has overflowed. |      |      |      |      |      |                   |              |
| Bit6: | TR1: Timer 1 Run Control.<br>0: Timer 1 disabled.<br>1: Timer 1 enabled.                                                                                                                                                                                                  |      |      |      |      |      |                   |              |
| Bit5: | TF0: Timer 0 Overflow Flag.<br>Set by hardware when Timer 0 overflows. This flag can be cleared by software but is automatically cleared when the CPU vectors to the Timer 0 interrupt service routine.<br>0: No Timer 0 overflow detected.<br>1: Timer 0 has overflowed. |      |      |      |      |      |                   |              |

# Les Timers dans le 8051F020



# Etude du Timer 2 dans le 8051F020

## **3 modes de fonctionnement:**

- Mode 0 – Compteur/Timer 16 bits avec capture
- Mode 1 – Compteur/Timer 16 bits avec auto-rechargement
- Mode 2 – Générateur d'horloge pour UART 0


## **Inventaire des registres à manipuler pour utiliser le Timer2:**

- 1 registre de configuration et de contrôle T2CON
- 2 registres de comptage TH2 et TL2 pour former un compteur 16 bits
- 2 registres RCAP2L et RCAP2H
- Quelques bits dans des registres divers (1 bit dans CKCON)
- Sans oublier 1 bit pour autoriser l'interruption et 1 bit pour fixer la priorité dans les registres IE et IP

## Timer 2 – Mode 1 – Auto-rechargement

Compteur/Timer 16 bits avec auto rechargement: lorsque les registres de comptage (TH2-TL2) atteignent leur valeur maximale (0xFFFF), le contenu des registres RCAP2H-RCAP2L est recopié dans les registres de comptage. Les registres du timer (TH2/TL2) évoluent en permanence de [RCAP2H-RCAP2L] à 0xFFFF

**Usage: Génération d'une base de temps**



## Sélection du mode de fonctionnement du Timer 2 en auto-rechargement

Les modes de fonctionnement du timer 2 sont définis à l'aide de 4 bits RCLK0, TCLK0, CP/RL2 et TR2 appartenant au registre de contrôle T2CON

| RCLK0 | TCLK0 | CP/RL2 | TR2 | Mode                                  |
|-------|-------|--------|-----|---------------------------------------|
| 0     | 0     | 1      | 1   | 16-bit Counter/Timer with Capture     |
| 0     | 0     | 0      | 1   | 16-bit Counter/Timer with Auto-Reload |
| 0     | 1     | X      | 1   | Baud Rate Generator for UART0         |
| 1     | 0     | X      | 1   | Baud Rate Generator for UART0         |
| 1     | 1     | X      | 1   | Baud Rate Generator for UART0         |
| X     | X     | X      | 0   | Off                                   |

# Registre T2CON\_Bits 7-6-5

Registre T2CON: un registre de configuration et d'état

**Figure 22.14. T2CON: Timer 2 Control Register**

| R/W  | R/W  | R/W   | R/W   | R/W   | R/W  | R/W  | R/W               | Reset Value  |
|------|------|-------|-------|-------|------|------|-------------------|--------------|
| TF2  | EXF2 | RCLK0 | TCLK0 | EXEN2 | TR2  | C/T2 | CP/RL2            | 00000000     |
| Bit7 | Bit6 | Bit5  | Bit4  | Bit3  | Bit2 | Bit1 | Bit0              | SFR Address: |
|      |      |       |       |       |      |      | (bit addressable) | 0xC8         |

**Manipulation avec des sbit possible**  
**Voir fichier C8051F020.h**

Bit7: TF2: Timer 2 Overflow Flag.  
Set by hardware when Timer 2 overflows. When the Timer 2 interrupt is enabled, setting this bit causes the CPU to vector to the Timer 2 interrupt service routine. This bit is not automatically cleared by hardware and must be cleared by software. TF2 will not be set when RCLK0 and/or TCLK0 are logic 1.

Bit6: EXF2: Timer 2 External Flag.  
Set by hardware when either a capture or reload is caused by a high-to-low transition on the T2EX input pin and EXEN2 is logic 1. When the Timer 2 interrupt is enabled, setting this bit causes the CPU to vector to the Timer 2 Interrupt service routine. This bit is not automatically cleared by hardware and must be cleared by software.

Bit5: RCLK0: Receive Clock Flag for UART0.  
Selects which timer is used for the UART0 receive clock in modes 1 or 3.  
0: Timer 1 overflows used for receive clock.  
1: Timer 2 overflows used for receive clock.

**Etat:** bit qui donne des informations sur l'état du timer

**Config :** bit qui permet de configurer le Timer



# Registre T2CON\_Bits 4-3-2-1-0

- Bit4: TCLK0: Transmit Clock Flag for UART0.  
Selects which timer is used for the UART0 transmit clock in modes 1 or 3.
- Config** 0: Timer 1 overflows used for transmit clock.  
1: Timer 2 overflows used for transmit clock.
- Bit3: EXEN2: Timer 2 External Enable.  
Enables high-to-low transitions on T2EX to trigger captures or reloads when Timer 2 is not operating in Baud Rate Generator mode.
- Config** 0: High-to-low transitions on T2EX ignored.  
1: High-to-low transitions on T2EX cause a capture or reload.
- Bit2: TR2: Timer 2 Run Control.  
This bit enables/disables Timer 2.
- Config** 0: Timer 2 disabled.  
1: Timer 2 enabled.
- Bit1: C/T2: Counter/Timer Select.
- Config** 0: Timer Function: Timer 2 incremented by clock defined by T2M (CKCON.5).  
1: Counter Function: Timer 2 incremented by high-to-low transitions on external input pin (T2).
- Bit0: CP/RL2: Capture/Reload Select.  
This bit selects whether Timer 2 functions in capture or auto-reload mode. EXEN2 must be logic 1 for high-to-low transitions on T2EX to be recognized and used to trigger captures or reloads. If RCLK0 or TCLK0 is set, this bit is ignored and Timer 2 will function in auto-reload mode.
- Config** 0: Auto-reload on Timer 2 overflow or high-to-low transition at T2EX (EXEN2 = 1).  
1: Capture on high-to-low transition at T2EX (EXEN2 = 1).



## Registre CKCON – Un registre « multirôles »

**Figure 22.1. CKCON: Clock Control Register**

| R/W      | R/W                                                                                                                                                                                                                                                                                                 | R/W  | R/W  | R/W  | R/W      | R/W      | R/W      | Reset Value          |
|----------|-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------|------|------|------|----------|----------|----------|----------------------|
| -        | T4M                                                                                                                                                                                                                                                                                                 | T2M  | T1M  | T0M  | Reserved | Reserved | Reserved | 00000000             |
| Bit7     | Bit6                                                                                                                                                                                                                                                                                                | Bit5 | Bit4 | Bit3 | Bit2     | Bit1     | Bit0     | SFR Address:<br>0x8E |
| Bit7:    | UNUSED. Read = 0b, Write = don't care.                                                                                                                                                                                                                                                              |      |      |      |          |          |          |                      |
| Bit6:    | T4M: Timer 4 Clock Select.<br>This bit controls the division of the system clock supplied to Timer 4. This bit is ignored when the timer is in baud rate generator mode or counter mode (i.e. $C/T4 = 1$ ).<br>0: Timer 4 uses the system clock divided by 12.<br>1: Timer 4 uses the system clock. |      |      |      |          |          |          |                      |
| Bit5:    | T2M: Timer 2 Clock Select.<br>This bit controls the division of the system clock supplied to Timer 2. This bit is ignored when the timer is in baud rate generator mode or counter mode (i.e. $C/T2 = 1$ ).<br>0: Timer 2 uses the system clock divided by 12.<br>1: Timer 2 uses the system clock. |      |      |      |          |          |          |                      |
| Bit4:    | T1M: Timer 1 Clock Select.<br>This bit controls the division of the system clock supplied to Timer 1.<br>0: Timer 1 uses the system clock divided by 12.<br>1: Timer 1 uses the system clock.                                                                                                       |      |      |      |          |          |          |                      |
| Bit3:    | T0M: Timer 0 Clock Select.<br>This bit controls the division of the system clock supplied to Counter/Timer 0.<br>0: Counter/Timer uses the system clock divided by 12.<br>1: Counter/Timer uses the system clock.                                                                                   |      |      |      |          |          |          |                      |
| Bits2-0: | Reserved. Read = 000b, Must Write = 000.                                                                                                                                                                                                                                                            |      |      |      |          |          |          |                      |


**Configuration:**

**CLK Timer = SYSCLK ou SYSCLK/12**

# Problématique du Timer 2 en base de temps

Génération d'une base de temps périodique.

- Objectif: Déclencher une interruption périodique ISR\_T2 toutes les N secondes
  - Contraintes: fréquence de l'interruption liée à la résolution du Timer et à la fréquence de son horloge
- Application pratique: on cherche à mettre en œuvre une interruption toutes les 10 milliseconde.



## Activité 2 – Timer2 en base de temps - Mise en oeuvre

**Objectifs:** Remplacer dans le code qui vous a été remis, le timer utilisé à l'origine par le timer2.


On cherchera à obtenir une fréquence d'interruption de 40Hz pour cette nouvelle base de temps.

Vous pourrez vous aider des pages suivantes de cette présentation pour configurer le Timer2

# Timer 2 en base de temps - Configuration

## Choix du mode: Mode 1 - Timer en **Auto-rechargement**

Une fois configuré, le timer fait en continu des cycles de comptage de période voulue



# Timer 2 en base de temps – Les registres impliqués

**T2CON** – Configuration principale du timer 2

**CKCON** – Configuration auxiliaire du Timer 2

**RCAP2L et RCAP2H** – Valeur de pré-chargement, elle permet de fixer la période de comptage du timer

**TL2 et TH2** – les registres de comptage du Timer

# Registre T2CON\_Bits 5 6 7

**Figure 22.14. T2CON: Timer 2 Control Register**

| R/W  | R/W  | R/W   | R/W   | R/W   | R/W  | R/W               | R/W    | Reset Value  |
|------|------|-------|-------|-------|------|-------------------|--------|--------------|
| TF2  | EXF2 | RCLK0 | TCLK0 | EXEN2 | TR2  | C/T2              | CP/RL2 | 00000000     |
| Bit7 | Bit6 | Bit5  | Bit4  | Bit3  | Bit2 | Bit1              | Bit0   | SFR Address: |
|      |      |       |       |       |      | (bit addressable) |        | 0xC8         |

|       |                                                                                                                                                                                                                                                                                                                                                 |
|-------|-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------|
| Bit7: | TF2: Timer 2 Overflow Flag.                                                                                                                                                                                                                                                                                                                     |
| 0     | Set by hardware when Timer 2 overflows. When the Timer 2 interrupt is enabled, setting this bit causes the CPU to vector to the Timer 2 interrupt service routine. This bit is not automatically cleared by hardware and must be cleared by software. TF2 will not be set when RCLK0 and/or TCLK0 are logic 1.                                  |
| Bit6: | EXF2: Timer 2 External Flag.                                                                                                                                                                                                                                                                                                                    |
| 0     | Set by hardware when either a capture or reload is caused by a high-to-low transition on the T2EX input pin and EXEN2 is logic 1. When the Timer 2 interrupt is enabled, setting this bit causes the CPU to vector to the Timer 2 Interrupt service routine. This bit is not automatically cleared by hardware and must be cleared by software. |
| Bit5: | RCLK0: Receive Clock Flag for UART0.                                                                                                                                                                                                                                                                                                            |
| 0     | Selects which timer is used for the UART0 receive interrupt. 0: Timer 1 overflows used for receive interrupt. 1: Timer 2 overflows used for receive interrupt.                                                                                                                                                                                  |

| RCLK0 | TCLK0 | CP/RL2 | TR2 | Mode                                  |
|-------|-------|--------|-----|---------------------------------------|
| 0     | 0     | 1      | 1   | 16-bit Counter/Timer with Capture     |
| 0     | 0     | 0      | 1   | 16-bit Counter/Timer with Auto-Reload |
| 0     | 1     | X      | 1   | Baud Rate Generator for UART0         |
| 1     | 0     | X      | 1   | Baud Rate Generator for UART0         |
| 1     | 1     | X      | 1   | Baud Rate Generator for UART0         |
| X     | X     | X      | 0   | Off                                   |

## Registre T2CON Bits 0 1 2 3 4

Bit4: TCLK0: Transmit Clock Flag for UART0.

0

Selects which timer is used for the UART0 transmit clock in modes 1 or 3.

0: Timer 1 overflows used for transmit clock.

1: Timer 2 overflows used for transmit clock.

Bit3: EXEN2: Timer 2 External Enable.

0

Enables high-to-low transitions on T2EX to trigger captures or reloads when Timer 2 is not operating in Baud Rate Generator mode.

0: High-to-low transitions on T2EX ignored.

1: High-to-low transitions on T2EX c

Bit2: TR2: Timer 2 Run Control.

1

This bit enables/disables Timer 2.

0: Timer 2 disabled.

1: Timer 2 enabled.

Bit1: C/T2: Counter/Timer Select.

0

0: Timer Function: Timer 2 incremented by clock defined by T2M (CKCON.5).

1: Counter Function: Timer 2 incremented by high-to-low transitions on external input pin (T2).

Bit0: CP/RL2: Capture/Reload Select.

0

This bit selects whether Timer 2 functions in capture or auto-reload mode. EXEN2 must be logic 1 for high-to-low transitions on T2EX to be recognized and used to trigger captures or reloads. If RCLK0 or TCLK0 is set, this bit is ignored and Timer 2 will function in auto-reload mode.

0: Auto-reload on Timer 2 overflow or high-to-low transition at T2EX (EXEN2 = 1).

1: Capture on high-to-low transition at T2EX (EXEN2 = 1).

| RCLK0 | TCLK0 | CP/RL2 | TR2 | Mode                                  |
|-------|-------|--------|-----|---------------------------------------|
| 0     | 0     | 1      | 1   | 16-bit Counter/Timer with Capture     |
| 0     | 0     | 0      | 1   | 16-bit Counter/Timer with Auto-Reload |
| 0     | 1     | X      | 1   | Baud Rate Generator for UART0         |
| 1     | 0     | X      | 1   | Baud Rate Generator for UART0         |
| 1     | 1     | X      | 1   | Baud Rate Generator for UART0         |
| X     | X     | X      | 0   | Off                                   |

# Registre CKCON

Figure 22.1. CKCON: Clock Control Register

| R/W      | R/W                                                                                                                                                                                                                                                                                              | R/W  | R/W  | R/W  | R/W      | R/W      | R/W      | Reset Value          |
|----------|--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------|------|------|------|----------|----------|----------|----------------------|
| -        | T4M                                                                                                                                                                                                                                                                                              | T2M  | T1M  | T0M  | Reserved | Reserved | Reserved | 00000000             |
| Bit7     | Bit6                                                                                                                                                                                                                                                                                             | Bit5 | Bit4 | Bit3 | Bit2     | Bit1     | Bit0     | SFR Address:<br>0x8E |
| Bit7:    | UNUSED. Read = 0b, Write = don't care.                                                                                                                                                                                                                                                           |      |      |      |          |          |          |                      |
| Bit6:    | T4M: Timer 4 Clock Select.<br>This bit controls the division of the system clock supplied to Timer 4. This bit is ignored when the timer is in baud rate generator mode or counter mode (i.e. C/T4 = 1).<br>0: Timer 4 uses the system clock divided by 12.<br>1: Timer 4 uses the system clock. |      |      |      |          |          |          |                      |
| Bit5:    | T2M: Timer 2 Clock Select.<br>This bit controls the division of the system clock supplied to Timer 2. This bit is ignored when the timer is in baud rate generator mode or counter mode (i.e. C/T2 = 1).<br>0: Timer 2 uses the system clock divided by 12.<br>1: Timer 2 uses the system clock. |      |      |      |          |          |          |                      |
| Bit4:    | T1M: Timer 1 Clock Select.<br>This bit controls the division of the system clock supplied to Timer 1.<br>0: Timer 1 uses the system clock divided by 12.<br>1: Timer 1 uses the system clock.                                                                                                    |      |      |      |          |          |          |                      |
| Bit3:    | T0M: Timer 0 Clock Select.<br>This bit controls the division of the system clock supplied to Counter/Timer 0.<br>0: Counter/Timer uses the system clock divided by 12.<br>1: Counter/Timer uses the system clock.                                                                                |      |      |      |          |          |          |                      |
| Bits2-0: | Reserved. Read = 000b, Must Write = 000.                                                                                                                                                                                                                                                         |      |      |      |          |          |          |                      |

**X**  
Ne pas modifier!!

**0**

**X**  
Ne pas modifier!!

**X**  
Ne pas modifier!!





## Rappel: Modifier « proprement » les registres de contrôle

Cas typique: modifications de quelques bits d'un registre

Ne pas écraser les bits non concernés par votre configuration

Exemple – Config de CKCON pour le Timer2

- On veut mettre à zéro le bit 5 de CKCON

✗ `CKCON = 0X00;` Conséquence?

✓ `CKCON &= ~0x20;` 1101 1111

✓ Équivalent à `CKCON = CKCON & 0xDF;`

✓ Ou `CKCON &= ~(1<<5);`



## Ne pas s'appuyer sur les initialisations des registres Post-Reset

- Même si, après un Reset, aucun registre n'est initialisé de manière aléatoire.
- Même si, la documentation contient la valeur post-reset de chaque registre.

On prendra soin de faire abstraction de cette initialisation post-reset.

Pourquoi?

- Exemple d'une fonction d'initialisation ré-appelée en cours de programme....
- Débogage facilité

## Calcul des Registres de rechargement RCAP2

Calcul du contenu des registres de pré-chargement.

Hypothèse: CLK SYSTEM de 22,1184 Mhz et période de 10mS souhaitée (Tick Time).

CLK Timer: CLK SYSTEM/12= 1,8432MHz, soit une période de 0,542535  $\mu$ S

Nombre d'incréments Timer nécessaires:

Tick Time / Timer Period = 18432 incréments soit 4800 en hexadécimal  
(10000  $\mu$ S / 0,542535  $\mu$ S = 18432)

Le timer compte de sa valeur de pré-chargement jusqu'à 0xFFFF, puis repasse à la valeur de pré-chargement.

La valeur de préchargement est donc de (0xFFFF+1) – 0x4800 = 0xB800

RCAP2L = 0X00

RCAP2H = 0XB8

Et les registres TL2 et TH2? Quel contenu?

# Autres registres?

A-t-on configuré tous les registres nécessaires pour la mise en place d'un Timer fonctionnant en auto rechargement et produisant une interruption toutes les N ms?

# Mise en place des interruptions



Ne pas oublier de mettre en place les interruptions...

Dans cet exemple, c'est le flag Overflow du Timer2 qui provoquera une interruption.

| Interrupt Source             | Interrupt Vector | Priority Order | Pending Flag                   | Bit addressable? | Cleared by HW? | Enable Flag    | Priority Control |
|------------------------------|------------------|----------------|--------------------------------|------------------|----------------|----------------|------------------|
| Reset                        | 0x0000           | Top            | None                           | N/A              | N/A            | Always Enabled | Always Highest   |
| External Interrupt 0 (/INT0) | 0x0003           | 0              | IE0 (TCON.1)                   | Y                | Y              | EX0 (IE.0)     | PX0 (IP.0)       |
| Timer 0 Overflow             | 0x000B           | 1              | TF0 (TCON.5)                   | Y                | Y              | ET0 (IE.1)     | PT0 (IP.1)       |
| External Interrupt 1 (/INT1) | 0x0013           | 2              | IE1 (TCON.3)                   | Y                | Y              | EX1 (IE.2)     | PX1 (IP.2)       |
| Timer 1 Overflow             | 0x001B           | 3              | TF1 (TCON.7)                   | Y                | Y              | ET1 (IE.3)     | PT1 (IP.3)       |
| UART0                        | 0x0023           | 4              | RI0 (SCON0.0)<br>TI0 (SCON0.1) | Y                |                | ES0 (IE.4)     | PS0 (IP.4)       |
| Timer 2 Overflow (or EXF2)   | 0x002B           | 5              | TF2 (T2CON.7)                  | Y                |                | ET2 (IE.5)     | PT2 (IP.5)       |



La documentation manque de rigueur:  
Il y a 2 drapeaux susceptibles de provoquer une interruption Timer2: **TF2** et **EXF2**

# Code ISR\_Timer2


```
void ISR_Timer2(void) interrupt 5
{
    Visu_INT_Timer2 = 1; // Facultatif –
    Visualisation matérielle de l'interruption

    TF2 = 0; // RAZ Flag Overflow Timer2

    // Insertion du code de l'application

    Visu_INT_Timer2 = 0;
}
```

Omettre la remise à zéro du flag  
Overflow du Timer2 revient à provoquer  
un déclenchement ininterrompu  
d'interruptions Timer2



# Mise en place des interruptions - Validation

**Figure 12.9. IE: Interrupt Enable**

| R/W   | R/W                                                                                                                                                                                                                                                             | R/W  | R/W  | R/W  | R/W  | R/W               | R/W  | Reset Value  |
|-------|-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------|------|------|------|------|-------------------|------|--------------|
| EA    | IEGF0                                                                                                                                                                                                                                                           | ET2  | ES0  | ET1  | EX1  | ET0               | EX0  | 00000000     |
| Bit7  | Bit6                                                                                                                                                                                                                                                            | Bit5 | Bit4 | Bit3 | Bit2 | Bit1              | Bit0 | SFR Address: |
|       |                                                                                                                                                                                                                                                                 |      |      |      |      | (bit addressable) |      | 0xA8         |
| Bit7: | EA: Enable All Interrupts.<br>This bit globally enables/disables all interrupts. When set to '0', individual interrupt mask settings are overridden.<br>0: Disable all interrupt sources.<br>1: Enable each interrupt according to its individual mask setting. |      |      |      |      |                   |      |              |
| Bit6: | IEGF0: General Purpose Flag 0.<br>This is a general purpose flag for use under software control.                                                                                                                                                                |      |      |      |      |                   |      |              |
| Bit5: | ET2: Enabler Timer 2 Interrupt.<br>This bit sets the masking of the Timer 2 interrupt.<br>0: Disable Timer 2 interrupt.<br>1: Enable interrupt requests generated by the TF2 flag (T2CON.7).                                                                    |      |      |      |      |                   |      |              |
| Bit4: | ES0: Enable UART0 Interrupt.<br>This bit sets the masking of the UART0 interrupt.<br>0: Disable UART0 interrupt.<br>1: Enable UART0 interrupt.                                                                                                                  |      |      |      |      |                   |      |              |

# Mise en place des interruptions - Priorité

**Figure 12.10. IP: Interrupt Priority**

| R/W  | R/W  | R/W  | R/W  | R/W  | R/W  | R/W  | R/W               | Reset Value  |
|------|------|------|------|------|------|------|-------------------|--------------|
| -    | -    | PT2  | PS0  | PT1  | PX1  | PT0  | PX0               | 00000000     |
| Bit7 | Bit6 | Bit5 | Bit4 | Bit3 | Bit2 | Bit1 | Bit0              | SFR Address: |
|      |      |      |      |      |      |      | (bit addressable) | 0xB8         |

Bits7-6: UNUSED. Read = 11b. Write = don't care.

Bit5: PT2: Timer 2 Interrupt Priority Control.  
This bit sets the priority of the Timer 2 interrupt.  
0: Timer 2 interrupt priority determined by default priority order.  
1: Timer 2 interrupts set to high priority level.

Bit4: PS0: UART0 Interrupt Priority Control.  
This bit sets the priority of the UART0 interrupt.  
0: UART0 interrupt priority determined by default priority order.  
1: UART0 interrupts set to high priority level.



# Code Config\_Timer2\_BT

Fonction: CFG\_Timer2\_BT

De préférence dans l'ordre:

- Stopper le Timer2 (au cas où) - Action sur TR2 de T2CON
- Configurer CKCON pour positionner T2M: Timer 2 Clock Select configuré pour que l'horloge du Timer2 soit reliée à sysclk/12
- Configuration T2CON
  - Effacer le flag d'overflow TF2
  - Effacer le flag d'overflow EXF2 (pour éviter une interruption intempestive)
  - Configurer le mode 1 (action sur CPRL2, RCLK0 et TCLK0)
  - Fonctionnement en mode Timer - Action sur C/T2
  - Dévalider l'action possible de l'entrée T2EX - Action sur EXEN2
- Programmation des registres de rechargement RCAP2L et RCAP2H
- Initialisation des registres de comptage du Timer TL2 et TH2
- Configuration de la priorité pour interruption Timer2 - action sur le registre IP
- Validation de l'interruption Timer2- action sur le registre IE
- Timer 2 démarré - Action sur T2CON

Et la validation globale  
des interruptions ? (bit EA)

# Les Timers du 8051F020


Comptage de temps sur le Timer2

# Timer 2 – Mode 0 - Capture

Le mode Capture peut être vu comme une fonctionnalité chronomètre avec un affichage de temps intermédiaire.

En mode Capture dans le Timer2 : un front actif (front descendant) sur le signal externe T2EX provoque la recopie (la capture) du contenu des registres de comptage (TH2-TL2) dans les registres (RCAP2H-RCAP2L) sans interrompre le comptage.

Les registres RCAP2L et RCAP2H (Reload-Capture) qui dans le mode Auto-reload contiennent la valeur de rechargement du Timer, servent cette fois-ci à stocker la valeur du Timer capturée.




# Timer 2 – Capture et Interruptions

Le Timer 2 est attaché à un seul vecteur d'interruption.

Cependant 2 évènements sont susceptibles de produire une demande d'interruption Timer2:

- L'overflow (passage du compteur Timer à la valeur 65535) signalé par le drapeau (Flag) TF2
- Un front descendant sur le signal externe T2EX signalé par le drapeau EXF2
  - En mode Auto-reload, le front descendant de T2EX provoque en plus le rechargement du Timer avec le contenu des registres RCAP2L et H
  - En mode Capture, le front descendant de T2EX provoque en plus la capture des registres de comptage dans les registres RCAP2L et H

**Ainsi toute interruption Timer2 implique de tester quelles est la source (quel est le flag) responsable de la demande d'interruption.**



## Activité 3 – Timer4 en mesure de temps – Mise en oeuvre

**Objectifs:** mettre en œuvre un timer en mode « mesure de temps »

- En utilisant un autre timer, le Timer 4, on va chercher à mesurer la fréquence d'un signal nommé SIG\_IN et piloter le clignotement de la LED en fonction de cette fréquence mesurée.



LIVE AND  
DISCOVER

### Contact

Nacer ABOUCHI  
CPE Lyon

Damien FAVRE

François JOLY  
CPE Lyon

Tél: 04 72 43 15 24  
[Nacer.abouchi@cpe.fr](mailto:Nacer.abouchi@cpe.fr)

[damien.favre@cpe.fr](mailto:damien.favre@cpe.fr)

Tél. : 04 72 43 13 36  
[francois.joly@cpe.fr](mailto:francois.joly@cpe.fr)

[www.cpe.fr](http://www.cpe.fr)